Diseño básico de Sistemas Digitales con FPGA Y VHDL: Acceso a laboratorio remoto de FPGA/VHDL

Diseño básico de Sistemas Digitales con FPGA Y VHDL: Acceso a laboratorio remoto de FPGA/VHDL

García Zubía, Javier
Angulo Martínez, Ignacio
Hernández Jayo, Unai

28,00 €(IVA inc.)

Este libro aborda los fundamentos del diseño con VHDL/FPGA con especial énfasis en los ejercicios prácticos y en el acceso al laboratorio remoto de FPGA de LabsLand (www.labsland.com) para probar los diseños. El objetivo fundamental es que el lector comience a diseñar desde un principio, probando sus diseños sin necesidad de adquirir una tarjeta de desarrollo, ni de instalar o comprar un entorno de diseño tan pesado y así, el lector simplemente accede a una página web que le permite completar una práctica como si estuviera en el laboratorio real. Así, cada vez que el libro explica un ejemplo, el lector es remitido al github del libro donde puede encontrar la descripción VHDL para probarla en el laboratorio remoto. Seguidamente puede modificar el diseño o crear un diseño nuevo utilizando lo ya aprendido. Se centra en VHDL y los ejemplos son válidos tanto para FPGA de ALTERA/INTEL como para XILINX/AMD. Todos los ejemplos resueltos están disponibles en el github: https://github.com/garciazubia/Diseno_basico_ de_sistemas_digitales_con_FPGA_y_VHDL. En el video anterior uno de los autores ofrece una descripción del uso del laboratorio remoto LabsLand para la creación de FPGA on line (disponible en el cnal de YouTube de Garceta: https://youtu.be/Wcz9RxK9Mtk). El objetivo final es proporcionar al lector la oportunidad de diseñar sistemas digitales desde el principio y para eso el libro toma dos caminos: • se centra en los aspectos básicos del VHDL, y • en el diseño en laboratorio remoto. El libro no aborda elementos avanzados de VHDL, centrándose en los elementos básicos, presentando los elementos VHDL mediante ejemplos explicados con detalle. CONTENIDO Introducción 1. Herramientas de diseño y consideraciones 1.1. Introducción. 1.2. Lenguajes HDL. 1.3. Implementación de sistemas digitales en FPGA 1.4. Laboratorio remoto Labsland-FPGA 2. Fundamentos del lenguaje VHDL. 2.1. Introducción. 2.2. Códigos binarios y VHDL 2.3. Álgebra de Boole y VHDL. 2.4. Estructuras básicas de VHDL 3. Diseño de sistemas combinacionales básicos en VHDL 3.1. Introducción. 3.2. VHDL y diseños de sistemas combinacionales a nivel de bit 3.2.1. VHDL de sistemas combinacionales a nivel de bit 3.3. VHDL y diseños de sistemas combinacionales a nivel de palabra o funcionales 3.3.1. VHDL de sistemas combinacionales básicos. 3.3.2. VHDL de sistemas combinacionales no básicos. Problemas propuestos 4. Diseño de sistemas secuenciales básicos en VHDL 4.1. Introducción. 4.2. Elementos básicos de memoria en VHDL 4.2.1. Biestables y flip-flops. 4.2.2. RS asíncrono. 4.2.3. Biestable síncrono por nivel tipo D o latch 4.2.4. Biestable síncrono por flanco tipo D o flip-flop D 4.2.5. Biestable síncrono por flanco tipo J-K o flip-flop J-K 4.2.6. Biestable síncrono por flanco tipo T o flip-flop T 4.3. Registros 4.3.1. Registro paralelo-paralelo 4.3.2. Registro serie-serie 4.3.3. Registro serie-paralelo 4.3.4. Registro paralelo-serie 4.3.5. Registro universal. 4.3.6. Registro de desplazamiento con recirculación 4.4. Contadores 4.4.1. Contador BCD de 0 (0000) a 9 (1001) y otros contadores 4.4.2. Contador de tiempo 4.4.3. Divisor de frecuencia. 4.4.4. Reloj como contador de tiempo 4.4.5. Multiplexado de señales por tiempo 4.4.6. PWM mediante contador. Ejercicios resueltos Problemas propuestos 5. Diseño de autómatas o máquinas de estado en VHDL 5.1. Introducción. 5.2. Ejercicios resueltos de autómatas básicos 5.3. Ejercicios resueltos de autómatas no básicos Problemas propuestos 6. Tecnología y lógica MOS 6.1. Introducción. 6.2. Tecnología MOS, estructura MOS y transistor MOS 6.2.1. Transistores nMOS y pMOS. 6.2.1.1. Modo de funcionamiento de un transistor nMOS. 6.2.1.2. Comportamiento eléctrico de un nMOS: curva característica 6.2.1.3. Comportamiento de un pMOS 6.3. Análisis y diseño del inversor CMOS 6.3.1. Diseño del inversor 6.3.2. Análisis de un inversor lógico CMOS 6.4. Diseño lógico MOS. 6.4.1. Diseño lógico CMOS. 6.4.2. Diseño lógico con Puertas de Transmisión (PT). Problemas propuestos

  • ISBN: 9788417289683
  • Editorial: GARCETA GRUPO EDITORIAL
  • Encuadernacion: Rústica
  • Páginas: 240
  • Fecha Publicación: 01/02/2024
  • Nº Volúmenes: 1
  • Idioma: