(1 resultados)
Ordenar por
ordenar por...
103,95€(IVA inc.)
SystemVerilog for Design and Verification using UVM: From RTL to Synthesis
- Azadpour, Mark A.
- 978-1-4614-1757-6
- 2015-07-04